1チップでテラビットも。東芝との合弁製造は「強力に継続」

Western Digitalより、業界初となる96層プロセスを採用した3D NANDフラッシュ「BiCS4」がリリース。東芝と共同開発を行った新技術で、2017年下半期よりOEM向けにサンプル出荷、2018年には初期量産を開始する見込み。

メモリセルを96枚積層して大容量化を実現したNANDフラッシュで、今年2月に発表された64層積層の「BICS3」に続く新技術。セルあたり3bitないし4bitのアーキテクチャが採用され、初期は256Gbit、その後は1チップテラbitを含む多彩な容量が出荷される予定だ。

また、度々ニュースになっている東芝との協力関係について、日本における合弁製造施設での「強力な事業継続」を強調。今年後半より本格的な出荷が始まる64層3D NANDの「BICS3」は、他のサプライヤーを上回る出荷を実現するとの見込みを発表している。

文： エルミタージュ秋葉原編集部 絵踏 一
Western Digital Corporation： http://www.wdc.com/