TLCだけでなくQLC NANDフラッシュも計画中

Western Digitalおよびキオクシアは、112層積層プロセスを採用した第5世代3D NANDフラッシュ「BiCS5」を発表。すでに512Gb TLCチップの初期生産は開始され、量産は2020年後半予定。

回路技術やプロセスの最適化により、チップサイズの小型化に成功。96層積層プロセスを使用した従来の「BiCS4」と比べて単位面積あたりのメモリ容量は約20％向上。これにより1枚のシリコンウェハーから生産されるメモリ容量を増やし、ビットあたりのコスト削減が可能になるという。

またインターフェース性能も50％引き上げられ、プログラム性能やリード性能の高速化も期待できる。

なお生産は、四日市工場（三重県）、および北上工場（岩手県）で行われ、今後は1TbのTLCや、1.33TbのQLCの製品化も計画されている。

文： エルミタージュ秋葉原編集部 池西 樹
Western Digital Corporation： http://www.wdc.com/
キオクシア株式会社： https://business.kioxia.com/